S912XEP100W1MALR เอ็นเอชพี
มีอยู่
S912XEP100W1MALR เอ็นเอชพี
• CPU12X 16 บิต — เข้ากันได้กับชุดคําสั่ง MC9S12 ยกเว้นคําสั่งคลุมเครือห้าคําสั่ง (MEM, WAV, WAVR, REV, REVW) ซึ่งถูกลบออก — การกําหนดที่อยู่แบบจัดทําดัชนีที่ได้รับการปรับปรุง — การเข้าถึงส่วนข้อมูลขนาดใหญ่ที่ไม่ขึ้นกับ PPAGE • INT (โมดูลขัดจังหวะ) — การขัดจังหวะที่ซ้อนกันแปดระดับ — การกําหนดแหล่งที่มาของการขัดจังหวะที่ยืดหยุ่นให้กับแต่ละระดับการขัดจังหวะ — การขัดจังหวะลําดับความสําคัญสูงภายนอกที่ไม่สามารถปิดบังได้ (XIRQ) — การขัดจังหวะหน่วยป้องกันหน่วยความจําลําดับความสําคัญสูงภายในที่ไม่สามารถปิดบังได้ — สูงสุด 24 พินบนพอร์ต J, H และ P กําหนดค่าได้เป็นการขัดจังหวะที่ไวต่อขอบขึ้นหรือลง • EBI (อินเทอร์เฟซบัสภายนอก) (มีให้ในแพ็คเกจ 208 พินและ 144 พินเท่านั้น) — เอาต์พุตเลือกชิปสูงสุดสี่ตัวเพื่อเลือกพื้นที่ที่อยู่ 16K, 1M, 2M และสูงสุด 4MByte — เอาต์พุตการเลือกชิปแต่ละตัวสามารถกําหนดค่าให้ทําธุรกรรมให้เสร็จสมบูรณ์บน หมดเวลาของหนึ่งในสองตัวสร้างสถานะรอหรือการยกเลิกการยืนยันสัญญาณ EWAIT • MMC (การควบคุมการแมปโมดูล) • DBG (โมดูลดีบัก) — การตรวจสอบบัส CPU และ / หรือ XGATE ด้วยคําขอเบรกพอยต์ประเภทแท็กหรือประเภทบังคับ — บัฟเฟอร์การติดตามแบบวงกลม 64 x 64 บิตจับการเปลี่ยนแปลงของโฟลว์หรือข้อมูลการเข้าถึงหน่วยความจํา • BDM (โหมดดีบักพื้นหลัง) • MPU (หน่วยป้องกันหน่วยความจํา) — 8 ขอบเขตที่อยู่ที่กําหนดได้สําหรับงานโปรแกรมที่ใช้งานอยู่ — ความละเอียดของช่วงที่อยู่ต่ําถึง 8 ไบต์ — ไม่มีการเขียน / ไม่ ดําเนินการแอตทริบิวต์การป้องกัน — การขัดจังหวะที่ไม่สามารถปิดบังได้เมื่อละเมิดการเข้าถึง • XGATE — โมดูลโปรเซสเซอร์ร่วม I/O ประสิทธิภาพสูงที่ตั้งโปรแกรมได้ — ถ่ายโอนข้อมูลไปยังหรือจากอุปกรณ์ต่อพ่วงและ RAM ทั้งหมดโดยไม่มีการแทรกแซงของ CPU หรือสถานะรอของ CPU — ดําเนินการตรรกะ กะ เลขคณิต และบิตกับข้อมูล — สามารถขัดจังหวะการถ่ายโอนสัญญาณ CPU HCS12X ให้เสร็จสมบูรณ์ — ทริกเกอร์จากโมดูลฮาร์ดแวร์ใด ๆ และจาก CPU ที่เป็นไปได้ — การขัดจังหวะสองระดับเพื่อให้บริการงานที่มีลําดับความสําคัญสูง — ฮาร์ดแวร์ รองรับการเริ่มต้นตัวชี้สแต็ค • OSC_LCP (ออสซิลเลเตอร์) — การควบคุมลูปพลังงานต่ํา ออสซิลเลเตอร์ Pierce ใช้คริสตัล 4MHz ถึง 16MHz — ภูมิคุ้มกันเสียงรบกวนที่ดี — ตัวเลือก Pierce แบบ Full-swing โดยใช้คริสตัล 2MHz ถึง 40MHz — ขนาดทรานส์คอนดักแตนซ์สําหรับระยะขอบเริ่มต้นที่เหมาะสมที่สุดสําหรับคริสตัลทั่วไป • IPLL (การสร้างนาฬิกาลูปล็อคเฟสที่ผ่านการกรองภายในและมอดูเลตความถี่)
— ไม่จําเป็นต้องใช้ส่วนประกอบภายนอก — ตัวเลือกที่กําหนดค่าได้เพื่อกระจายสเปกตรัมเพื่อลดรังสี EMC (การมอดูเลตความถี่) • CRG (นาฬิกาและการสร้างรีเซ็ต) — สุนัขเฝ้าระวัง COP — การขัดจังหวะแบบเรียลไทม์ — การตรวจสอบนาฬิกา — ปลุกอย่างรวดเร็วจาก STOP ในโหมดนาฬิกาอัตโนมัติ • ตัวเลือกหน่วยความจํา — 128K, 256k, 384K, 512K, 768K และ 1M ไบต์แฟลช — 2K, 4K ไบต์จําลอง EEPROM — 12K, 16K, 24K, 32K, RAM 48K และ 64K ไบต์ • คุณสมบัติทั่วไปของแฟลช — 64 บิตข้อมูลบวก 8 ซินโดรม ECC (รหัสแก้ไขข้อผิดพลาด) บิตช่วยให้สามารถแก้ไขความล้มเหลวของบิตเดียวและการตรวจจับข้อผิดพลาดสองครั้ง — ลบขนาดเซกเตอร์ 1024 ไบต์ — โปรแกรมอัตโนมัติและอัลกอริธึมการลบ • คุณสมบัติ D-Flash — หน่วยความจํา D-Flash สูงสุด 32 กิโลไบต์พร้อมเซกเตอร์ 256 ไบต์สําหรับการเข้าถึงของผู้ใช้ — คําสั่งเฉพาะเพื่อควบคุมการเข้าถึงหน่วยความจํา D-Flash ผ่านการทํางานของ EEE — การแก้ไขข้อผิดพลาดบิตเดียวและการตรวจจับข้อผิดพลาดบิตคู่ภายในคําระหว่างการดําเนินการอ่าน — โปรแกรมอัตโนมัติและอัลกอริทึมลบพร้อมการตรวจสอบและสร้างบิตพาริตี้ ECC - การลบเซกเตอร์อย่างรวดเร็วและการทํางานของโปรแกรมคํา - ความสามารถในการตั้งโปรแกรมได้ถึงสี่คําในลําดับการระเบิด - คุณสมบัติ EEPROM จําลอง - การจัดการไฟล์ EEE อัตโนมัติโดยใช้ตัวควบคุมหน่วยความจําภายใน — การถ่ายโอนข้อมูล EEE ที่ถูกต้องโดยอัตโนมัติจากหน่วยความจํา D-Flash ไปยังบัฟเฟอร์ RAM เมื่อรีเซ็ต — ความสามารถในการตรวจสอบจํานวนคํา RAM บัฟเฟอร์ที่เกี่ยวข้องกับ EEE ที่ค้างอยู่ที่เหลือให้ตั้งโปรแกรมลงในหน่วยความจํา D-Flash — ความสามารถในการปิดใช้งานการทํางานของ EEE และอนุญาตให้เข้าถึงหน่วยความจํา D-Flash ตามลําดับความสําคัญ — ความสามารถในการยกเลิกการดําเนินการ EEE ที่รอดําเนินการทั้งหมดและอนุญาตให้เข้าถึงหน่วยความจํา D-Flash ตามลําดับความสําคัญ • ตัวแปลงอนาล็อกเป็นดิจิตอล 16 ช่องสัญญาณ 12 บิตสองตัว — ความละเอียด 8/10/12 บิต — 3μs, เวลาแปลงเดี่ยว 10 บิต — ข้อมูลผลลัพธ์ซ้าย/ขวา ลงนาม/ไม่ลงนาม — ความสามารถในการทริกเกอร์การแปลงภายนอกและภายใน — ออสซิลเลเตอร์ภายในสําหรับการแปลงในโหมดหยุด — ปลุกจากโหมดพลังงานต่ําในการเปรียบเทียบแบบอะนาล็อก>หรือ <= match • Five MSCAN (1 M bit per second, CAN 2.0 A, B software compatible modules) — Five receive and three transmit buffers
— ตัวกรองตัวระบุที่ยืดหยุ่นสามารถตั้งโปรแกรมได้เป็น 2 x 32 บิต, 4 x 16 บิต หรือ 8 x 8 บิต — ช่องสัญญาณขัดจังหวะแยกกันสี่ช่องสําหรับ Rx, Tx, ข้อผิดพลาด และการปลุก — ฟังก์ชันปลุกตัวกรองความถี่ต่ํา — Loop-back สําหรับการทดสอบตัวเอง • ECT (ตัวจับเวลาการจับภาพขั้นสูง) — ช่องสัญญาณ 8 x 16 บิตสําหรับการจับภาพอินพุตหรือเปรียบเทียบเอาต์พุต — ตัวนับการทํางานอิสระ 16 บิตพร้อมตัวนับโมดูลัสดาวน์ 16 บิตพร้อมตัวนับความแม่นยํา 8 บิต — ตัวนับโมดูลัสดาวน์ 16 บิตพร้อมตัวพรีสเกลความแม่นยํา 8 บิต — 8 บิตสี่บิตหรือสอง ตัวสะสมพัลส์ 16 บิต • TIM (โมดูลตัวจับเวลามาตรฐาน) — ช่องสัญญาณ 8 x 16 บิตสําหรับการจับภาพอินพุตหรือเปรียบเทียบเอาต์พุต — ตัวนับการทํางานอิสระ 16 บิตพร้อมตัวสะสมพัลส์ความแม่นยํา 8 บิต — ตัวสะสมพัลส์ 1 x 16 บิต • PIT (ตัวจับเวลาขัดจังหวะเป็นระยะ) — ตัวจับเวลาสูงสุดแปดตัวพร้อมระยะเวลาหมดเวลาอิสระ — ช่วงเวลาหมดเวลาเลือกได้ระหว่าง 1 ถึง 224 รอบนาฬิกาบัส — การขัดจังหวะการหมดเวลาและทริกเกอร์อุปกรณ์ต่อพ่วง • 8 ช่องสัญญาณ PWM (โมดูเลเตอร์ความกว้างพัลส์) 8 ช่อง — 8 ช่อง x 8 บิตหรือ 4 ช่อง x โมดูเลเตอร์ความกว้างพัลส์ 16 บิต — ระยะเวลาที่ตั้งโปรแกรมได้และรอบการทํางานต่อช่องสัญญาณ — เอาต์พุตกึ่งกลางหรือซ้าย — ตรรกะเลือกนาฬิกาที่ตั้งโปรแกรมได้พร้อมความถี่ที่หลากหลาย — อินพุตปิดเครื่องฉุกเฉินอย่างรวดเร็ว • โมดูลอินเทอร์เฟซอุปกรณ์ต่อพ่วงแบบอนุกรม (SPI) สามโมดูล — กําหนดค่าได้สําหรับขนาดข้อมูล 8 หรือ 16 บิต • อินเทอร์เฟซการสื่อสารแบบอนุกรม (SCI) แปดรายการ — รูปแบบเครื่องหมายมาตรฐาน/ช่องว่างที่ไม่กลับสู่ศูนย์ (NRZ) — รูปแบบ IrDA 1.4 return-to-zero-inverted (RZI) ที่เลือกได้พร้อมความกว้างของพัลส์ที่ตั้งโปรแกรมได้ • สอง โมดูลบัส Inter-IC (IIC) — การทํางานแบบมัลติมาสเตอร์ — ซอฟต์แวร์ที่ตั้งโปรแกรมได้สําหรับหนึ่งใน 256 ความถี่สัญญาณนาฬิกาอนุกรมที่แตกต่างกัน — รองรับโหมดออกอากาศ — รองรับที่อยู่ 10 บิต • ตัวควบคุมแรงดันไฟฟ้าบนชิป — ตัวควบคุมแรงดันไฟฟ้าเชิงเส้นแบบขนานสองตัวพร้อมการอ้างอิงแบนด์แก๊ป — การตรวจจับแรงดันไฟฟ้าต่ํา (LVD) พร้อมการขัดจังหวะแรงดันไฟฟ้าต่ํา (LVI) — วงจรรีเซ็ตการเปิดเครื่อง (POR) — การทํางานช่วง 3.3V และ 5V — รีเซ็ตแรงดันไฟฟ้าต่ํา (LVR)
• ตัวจับเวลาปลุกพลังงานต่ํา (API) — พร้อมใช้งานในทุกโหมดรวมถึงโหมด Full Stop — ปรับระดับได้ถึงความแม่นยํา +-5% — ระยะเวลาหมดเวลาตั้งแต่ 0.2ms ถึง ~13s พร้อมความละเอียด 0.2ms • อินพุต/เอาต์พุต — พินอินพุต/เอาต์พุต (I/O) เอนกประสงค์สูงสุด 152 พิน พร้อมพินอินพุตเท่านั้น 2 พิน — ฮิสเทรีซิสและอุปกรณ์ดึงขึ้น/ดึงลงที่กําหนดค่าได้บนพินอินพุตทั้งหมด — ความแรงของไดรฟ์ที่กําหนดค่าได้บนพินเอาต์พุตทั้งหมด • ตัวเลือกแพ็คเกจ — MAPBGA 208 พิน — 144 พิน low-profile quad flat-pack (LQFP) — 112 พิน low-profile quad flat-pack (LQFP) — 80-pin quad flat-pack (QFP) • ความถี่บัส CPU สูงสุด 50MHz, ความถี่บัส XGATE สูงสุด 100MHz
• CPU12X 16 บิต — เข้ากันได้กับชุดคําสั่ง MC9S12 ยกเว้นคําสั่งคลุมเครือห้าคําสั่ง (MEM, WAV, WAVR, REV, REVW) ซึ่งถูกลบออก — การกําหนดที่อยู่แบบจัดทําดัชนีที่ได้รับการปรับปรุง — การเข้าถึงส่วนข้อมูลขนาดใหญ่ที่ไม่ขึ้นกับ PPAGE • INT (โมดูลขัดจังหวะ) — การขัดจังหวะที่ซ้อนกันแปดระดับ — การกําหนดแหล่งที่มาของการขัดจังหวะที่ยืดหยุ่นให้กับแต่ละระดับการขัดจังหวะ — การขัดจังหวะลําดับความสําคัญสูงภายนอกที่ไม่สามารถปิดบังได้ (XIRQ) — การขัดจังหวะหน่วยป้องกันหน่วยความจําลําดับความสําคัญสูงภายในที่ไม่สามารถปิดบังได้ — สูงสุด 24 พินบนพอร์ต J, H และ P กําหนดค่าได้เป็นการขัดจังหวะที่ไวต่อขอบขึ้นหรือลง • EBI (อินเทอร์เฟซบัสภายนอก) (มีให้ในแพ็คเกจ 208 พินและ 144 พินเท่านั้น) — เอาต์พุตเลือกชิปสูงสุดสี่ตัวเพื่อเลือกพื้นที่ที่อยู่ 16K, 1M, 2M และสูงสุด 4MByte — เอาต์พุตการเลือกชิปแต่ละตัวสามารถกําหนดค่าให้ทําธุรกรรมให้เสร็จสมบูรณ์บน หมดเวลาของหนึ่งในสองตัวสร้างสถานะรอหรือการยกเลิกการยืนยันสัญญาณ EWAIT • MMC (การควบคุมการแมปโมดูล) • DBG (โมดูลดีบัก) — การตรวจสอบบัส CPU และ / หรือ XGATE ด้วยคําขอเบรกพอยต์ประเภทแท็กหรือประเภทบังคับ — บัฟเฟอร์การติดตามแบบวงกลม 64 x 64 บิตจับการเปลี่ยนแปลงของโฟลว์หรือข้อมูลการเข้าถึงหน่วยความจํา • BDM (โหมดดีบักพื้นหลัง) • MPU (หน่วยป้องกันหน่วยความจํา) — 8 ขอบเขตที่อยู่ที่กําหนดได้สําหรับงานโปรแกรมที่ใช้งานอยู่ — ความละเอียดของช่วงที่อยู่ต่ําถึง 8 ไบต์ — ไม่มีการเขียน / ไม่ ดําเนินการแอตทริบิวต์การป้องกัน — การขัดจังหวะที่ไม่สามารถปิดบังได้เมื่อละเมิดการเข้าถึง • XGATE — โมดูลโปรเซสเซอร์ร่วม I/O ประสิทธิภาพสูงที่ตั้งโปรแกรมได้ — ถ่ายโอนข้อมูลไปยังหรือจากอุปกรณ์ต่อพ่วงและ RAM ทั้งหมดโดยไม่มีการแทรกแซงของ CPU หรือสถานะรอของ CPU — ดําเนินการตรรกะ กะ เลขคณิต และบิตกับข้อมูล — สามารถขัดจังหวะการถ่ายโอนสัญญาณ CPU HCS12X ให้เสร็จสมบูรณ์ — ทริกเกอร์จากโมดูลฮาร์ดแวร์ใด ๆ และจาก CPU ที่เป็นไปได้ — การขัดจังหวะสองระดับเพื่อให้บริการงานที่มีลําดับความสําคัญสูง — ฮาร์ดแวร์ รองรับการเริ่มต้นตัวชี้สแต็ค • OSC_LCP (ออสซิลเลเตอร์) — การควบคุมลูปพลังงานต่ํา ออสซิลเลเตอร์ Pierce ใช้คริสตัล 4MHz ถึง 16MHz — ภูมิคุ้มกันเสียงรบกวนที่ดี — ตัวเลือก Pierce แบบ Full-swing โดยใช้คริสตัล 2MHz ถึง 40MHz — ขนาดทรานส์คอนดักแตนซ์สําหรับระยะขอบเริ่มต้นที่เหมาะสมที่สุดสําหรับคริสตัลทั่วไป • IPLL (การสร้างนาฬิกาลูปล็อคเฟสที่ผ่านการกรองภายในและมอดูเลตความถี่)
— ไม่จําเป็นต้องใช้ส่วนประกอบภายนอก — ตัวเลือกที่กําหนดค่าได้เพื่อกระจายสเปกตรัมเพื่อลดรังสี EMC (การมอดูเลตความถี่) • CRG (นาฬิกาและการสร้างรีเซ็ต) — สุนัขเฝ้าระวัง COP — การขัดจังหวะแบบเรียลไทม์ — การตรวจสอบนาฬิกา — ปลุกอย่างรวดเร็วจาก STOP ในโหมดนาฬิกาอัตโนมัติ • ตัวเลือกหน่วยความจํา — 128K, 256k, 384K, 512K, 768K และ 1M ไบต์แฟลช — 2K, 4K ไบต์จําลอง EEPROM — 12K, 16K, 24K, 32K, RAM 48K และ 64K ไบต์ • คุณสมบัติทั่วไปของแฟลช — 64 บิตข้อมูลบวก 8 ซินโดรม ECC (รหัสแก้ไขข้อผิดพลาด) บิตช่วยให้สามารถแก้ไขความล้มเหลวของบิตเดียวและการตรวจจับข้อผิดพลาดสองครั้ง — ลบขนาดเซกเตอร์ 1024 ไบต์ — โปรแกรมอัตโนมัติและอัลกอริธึมการลบ • คุณสมบัติ D-Flash — หน่วยความจํา D-Flash สูงสุด 32 กิโลไบต์พร้อมเซกเตอร์ 256 ไบต์สําหรับการเข้าถึงของผู้ใช้ — คําสั่งเฉพาะเพื่อควบคุมการเข้าถึงหน่วยความจํา D-Flash ผ่านการทํางานของ EEE — การแก้ไขข้อผิดพลาดบิตเดียวและการตรวจจับข้อผิดพลาดบิตคู่ภายในคําระหว่างการดําเนินการอ่าน — โปรแกรมอัตโนมัติและอัลกอริทึมลบพร้อมการตรวจสอบและสร้างบิตพาริตี้ ECC - การลบเซกเตอร์อย่างรวดเร็วและการทํางานของโปรแกรมคํา - ความสามารถในการตั้งโปรแกรมได้ถึงสี่คําในลําดับการระเบิด - คุณสมบัติ EEPROM จําลอง - การจัดการไฟล์ EEE อัตโนมัติโดยใช้ตัวควบคุมหน่วยความจําภายใน — การถ่ายโอนข้อมูล EEE ที่ถูกต้องโดยอัตโนมัติจากหน่วยความจํา D-Flash ไปยังบัฟเฟอร์ RAM เมื่อรีเซ็ต — ความสามารถในการตรวจสอบจํานวนคํา RAM บัฟเฟอร์ที่เกี่ยวข้องกับ EEE ที่ค้างอยู่ที่เหลือให้ตั้งโปรแกรมลงในหน่วยความจํา D-Flash — ความสามารถในการปิดใช้งานการทํางานของ EEE และอนุญาตให้เข้าถึงหน่วยความจํา D-Flash ตามลําดับความสําคัญ — ความสามารถในการยกเลิกการดําเนินการ EEE ที่รอดําเนินการทั้งหมดและอนุญาตให้เข้าถึงหน่วยความจํา D-Flash ตามลําดับความสําคัญ • ตัวแปลงอนาล็อกเป็นดิจิตอล 16 ช่องสัญญาณ 12 บิตสองตัว — ความละเอียด 8/10/12 บิต — 3μs, เวลาแปลงเดี่ยว 10 บิต — ข้อมูลผลลัพธ์ซ้าย/ขวา ลงนาม/ไม่ลงนาม — ความสามารถในการทริกเกอร์การแปลงภายนอกและภายใน — ออสซิลเลเตอร์ภายในสําหรับการแปลงในโหมดหยุด — ปลุกจากโหมดพลังงานต่ําในการเปรียบเทียบแบบอะนาล็อก>หรือ <= match • Five MSCAN (1 M bit per second, CAN 2.0 A, B software compatible modules) — Five receive and three transmit buffers
— ตัวกรองตัวระบุที่ยืดหยุ่นสามารถตั้งโปรแกรมได้เป็น 2 x 32 บิต, 4 x 16 บิต หรือ 8 x 8 บิต — ช่องสัญญาณขัดจังหวะแยกกันสี่ช่องสําหรับ Rx, Tx, ข้อผิดพลาด และการปลุก — ฟังก์ชันปลุกตัวกรองความถี่ต่ํา — Loop-back สําหรับการทดสอบตัวเอง • ECT (ตัวจับเวลาการจับภาพขั้นสูง) — ช่องสัญญาณ 8 x 16 บิตสําหรับการจับภาพอินพุตหรือเปรียบเทียบเอาต์พุต — ตัวนับการทํางานอิสระ 16 บิตพร้อมตัวนับโมดูลัสดาวน์ 16 บิตพร้อมตัวนับความแม่นยํา 8 บิต — ตัวนับโมดูลัสดาวน์ 16 บิตพร้อมตัวพรีสเกลความแม่นยํา 8 บิต — 8 บิตสี่บิตหรือสอง ตัวสะสมพัลส์ 16 บิต • TIM (โมดูลตัวจับเวลามาตรฐาน) — ช่องสัญญาณ 8 x 16 บิตสําหรับการจับภาพอินพุตหรือเปรียบเทียบเอาต์พุต — ตัวนับการทํางานอิสระ 16 บิตพร้อมตัวสะสมพัลส์ความแม่นยํา 8 บิต — ตัวสะสมพัลส์ 1 x 16 บิต • PIT (ตัวจับเวลาขัดจังหวะเป็นระยะ) — ตัวจับเวลาสูงสุดแปดตัวพร้อมระยะเวลาหมดเวลาอิสระ — ช่วงเวลาหมดเวลาเลือกได้ระหว่าง 1 ถึง 224 รอบนาฬิกาบัส — การขัดจังหวะการหมดเวลาและทริกเกอร์อุปกรณ์ต่อพ่วง • 8 ช่องสัญญาณ PWM (โมดูเลเตอร์ความกว้างพัลส์) 8 ช่อง — 8 ช่อง x 8 บิตหรือ 4 ช่อง x โมดูเลเตอร์ความกว้างพัลส์ 16 บิต — ระยะเวลาที่ตั้งโปรแกรมได้และรอบการทํางานต่อช่องสัญญาณ — เอาต์พุตกึ่งกลางหรือซ้าย — ตรรกะเลือกนาฬิกาที่ตั้งโปรแกรมได้พร้อมความถี่ที่หลากหลาย — อินพุตปิดเครื่องฉุกเฉินอย่างรวดเร็ว • โมดูลอินเทอร์เฟซอุปกรณ์ต่อพ่วงแบบอนุกรม (SPI) สามโมดูล — กําหนดค่าได้สําหรับขนาดข้อมูล 8 หรือ 16 บิต • อินเทอร์เฟซการสื่อสารแบบอนุกรม (SCI) แปดรายการ — รูปแบบเครื่องหมายมาตรฐาน/ช่องว่างที่ไม่กลับสู่ศูนย์ (NRZ) — รูปแบบ IrDA 1.4 return-to-zero-inverted (RZI) ที่เลือกได้พร้อมความกว้างของพัลส์ที่ตั้งโปรแกรมได้ • สอง โมดูลบัส Inter-IC (IIC) — การทํางานแบบมัลติมาสเตอร์ — ซอฟต์แวร์ที่ตั้งโปรแกรมได้สําหรับหนึ่งใน 256 ความถี่สัญญาณนาฬิกาอนุกรมที่แตกต่างกัน — รองรับโหมดออกอากาศ — รองรับที่อยู่ 10 บิต • ตัวควบคุมแรงดันไฟฟ้าบนชิป — ตัวควบคุมแรงดันไฟฟ้าเชิงเส้นแบบขนานสองตัวพร้อมการอ้างอิงแบนด์แก๊ป — การตรวจจับแรงดันไฟฟ้าต่ํา (LVD) พร้อมการขัดจังหวะแรงดันไฟฟ้าต่ํา (LVI) — วงจรรีเซ็ตการเปิดเครื่อง (POR) — การทํางานช่วง 3.3V และ 5V — รีเซ็ตแรงดันไฟฟ้าต่ํา (LVR)
• ตัวจับเวลาปลุกพลังงานต่ํา (API) — พร้อมใช้งานในทุกโหมดรวมถึงโหมด Full Stop — ปรับระดับได้ถึงความแม่นยํา +-5% — ระยะเวลาหมดเวลาตั้งแต่ 0.2ms ถึง ~13s พร้อมความละเอียด 0.2ms • อินพุต/เอาต์พุต — พินอินพุต/เอาต์พุต (I/O) เอนกประสงค์สูงสุด 152 พิน พร้อมพินอินพุตเท่านั้น 2 พิน — ฮิสเทรีซิสและอุปกรณ์ดึงขึ้น/ดึงลงที่กําหนดค่าได้บนพินอินพุตทั้งหมด — ความแรงของไดรฟ์ที่กําหนดค่าได้บนพินเอาต์พุตทั้งหมด • ตัวเลือกแพ็คเกจ — MAPBGA 208 พิน — 144 พิน low-profile quad flat-pack (LQFP) — 112 พิน low-profile quad flat-pack (LQFP) — 80-pin quad flat-pack (QFP) • ความถี่บัส CPU สูงสุด 50MHz, ความถี่บัส XGATE สูงสุด 100MHz
โปรดตรวจสอบให้แน่ใจว่าข้อมูลติดต่อของคุณถูกต้อง ของคุณ ข้อความจะ ส่งตรงไปยังผู้รับและจะไม่ แสดงต่อสาธารณะ เราจะไม่แจกจ่ายหรือขายของคุณ ส่วนตัว ข้อมูลให้กับบุคคลที่สามโดยไม่มี การอนุญาตโดยชัดแจ้งของคุณ
