S9S12XS128J1MAA เอ็นเอ็กซ์พี
มีอยู่
S9S12XS128J1MAA เอ็นเอ็กซ์พี
• CPU12X 16 บิต — เข้ากันได้กับชุดคําสั่ง S12 ยกเว้นคําสั่งคลุมเครือห้าคําสั่ง (MEM, WAV, WAVR, REV, REVW) ซึ่งถูกลบออก — การกําหนดที่อยู่ที่จัดทําดัชนีขั้นสูง — การเข้าถึงส่วนข้อมูลขนาดใหญ่ที่เป็นอิสระจาก PPAGE
• INT (โมดูลขัดจังหวะ) — การขัดจังหวะที่ซ้อนกันเจ็ดระดับ — การกําหนดแหล่งที่มาของการขัดจังหวะที่ยืดหยุ่นในแต่ละระดับการขัดจังหวะ — การขัดจังหวะลําดับความสําคัญสูงภายนอกที่ไม่สามารถปิดบังได้ (XIRQ) — อินพุตต่อไปนี้สามารถทําหน้าที่เป็นการขัดจังหวะการปลุก – IRQ และ XIRQ ที่ไม่สามารถกําบังได้ – สามารถรับพิน – SCI รับพิน – ขึ้นอยู่กับตัวเลือกแพ็คเกจ สูงสุด 20 พินบนพอร์ต J, H และ P กําหนดค่าได้เป็นไวต่อขอบขึ้นหรือลง • MMC (การควบคุมการแมปโมดูล) • DBG (โมดูลดีบัก) — การตรวจสอบบัส CPU ด้วยคําขอเบรกพอยต์ประเภทแท็กหรือประเภทบังคับ — บัฟเฟอร์การติดตามแบบวงกลม 64 x 64 บิตจับการเปลี่ยนแปลงของโฟลว์หรือการเข้าถึงหน่วยความจํา ข้อมูล • BDM (โหมดดีบักพื้นหลัง) • OSC_LCP (ออสซิลเลเตอร์) — การควบคุมลูปพลังงานต่ํา ออสซิลเลเตอร์ Pierce ใช้คริสตัล 4MHz ถึง 16MHz — ภูมิคุ้มกันเสียงรบกวนที่ดี — ตัวเลือก Pierce แบบสวิงเต็มรูปแบบโดยใช้คริสตัล 2MHz ถึง 40MHz — ขนาดทรานส์คอนดักแตนซ์สําหรับระยะขอบเริ่มต้นที่เหมาะสมที่สุดสําหรับคริสตัลทั่วไป • IPLL (การสร้างนาฬิกาลูปล็อคเฟสที่กรองภายในและมอดูเลตความถี่) — ไม่จําเป็นต้องใช้ส่วนประกอบภายนอก — ตัวเลือกที่กําหนดค่าได้เพื่อกระจายสเปกตรัมเพื่อลดรังสี EMC (ความถี่ การมอดูเลต) • CRG (นาฬิกาและการสร้างรีเซ็ต) — สุนัขเฝ้าระวัง COP — การขัดจังหวะแบบเรียลไทม์ — จอภาพนาฬิกา — ปลุกอย่างรวดเร็วจาก STOP ในโหมดนาฬิกาตัวเอง • ตัวเลือกหน่วยความจํา — แฟลช 64, 128 และ 256 Kbyte Flash คุณสมบัติทั่วไป – 64 บิตข้อมูลบวก 8 ซินโดรม ECC (รหัสแก้ไขข้อผิดพลาด) บิตช่วยให้สามารถแก้ไขความล้มเหลวของบิตเดียวและการตรวจจับข้อผิดพลาดสองครั้ง – ลบขนาดเซกเตอร์ 1024 ไบต์ – โปรแกรมอัตโนมัติและอัลกอริธึมลบ – รูปแบบการป้องกันเพื่อป้องกันโปรแกรมโดยไม่ได้ตั้งใจหรือลบ – ตัวเลือกความปลอดภัยเพื่อ ป้องกันการเข้าถึงโดยไม่ได้รับอนุญาต – การตั้งค่าระดับระยะขอบ Sense-amp สําหรับการอ่าน — พื้นที่แฟลชข้อมูล 4 และ 8 กิโลไบต์
– 16 บิตข้อมูลบวก 6 ซินโดรม ECC (รหัสแก้ไขข้อผิดพลาด) บิตช่วยให้สามารถแก้ไขความล้มเหลวของบิตเดียวและการตรวจจับข้อผิดพลาดสองครั้ง – ลบขนาดเซกเตอร์ 256 ไบต์ – โปรแกรมอัตโนมัติและอัลกอริธึมการลบ — RAM 4, 8 และ 12 Kbyte • ตัวแปลงอนาล็อกเป็นดิจิตอล 16 ช่องสัญญาณ 12 บิต — ความละเอียด 8/10/12 บิต — 3μs, เวลาแปลงครั้งเดียว 10 บิต — ข้อมูลผลลัพธ์ที่ปรับให้ถูกต้องซ้ายหรือขวา — ความสามารถในการทริกเกอร์การแปลงภายนอกและภายใน — ออสซิลเลเตอร์ภายในสําหรับการแปลงในโหมดหยุด — ปลุกจากพลังงานต่ํา โหมดในการเปรียบเทียบแบบอะนาล็อก>หรือ <= match — Continuous conversion mode — Multiplexer for 16 analog input channels — Multiple channel scans — Pins can also be used as digital I/O • MSCAN (1 M bit per second, CAN 2.0 A, B software compatible module) — 1 Mbit per second, CAN 2.0 A, B software compatible module – Standard and extended data frames – 0 - 8 bytes data length – Programmable bit rate up to 1 Mbps — Five receive buffers with FIFO storage scheme — Three transmit buffers with internal prioritization — Flexible identifier acceptance filter programmable as: – 2 x 32-bit – 4 x 16-bit – 8 x 8-bit — Wake-up with integrated low pass filter option — Loop back for self test — Listen-only mode to monitor CAN bus — Bus-off recovery by software intervention or automatically — 16-bit time stamp of transmitted/received messages • TIM (standard timer module) — 8 x 16-bit channels for input capture or output compare — 16-bit free-running counter with 8-bit precision prescaler — 1 x 16-bit pulse accumulator • PIT (periodic interrupt timer) — Up to four timers with independent time-out periods — Time-out periods selectable between 1 and 224 bus clock cycles
— การขัดจังหวะหมดเวลาและทริกเกอร์อุปกรณ์ต่อพ่วง — สามารถจัดตําแหน่งการเริ่มต้นของตัวจับเวลาได้ • โมดูเลเตอร์ความกว้างพัลส์สูงสุด 8 ช่อง x 8 บิต หรือ 4 ช่อง x 16 บิต — ระยะเวลาที่ตั้งโปรแกรมได้และรอบการทํางานต่อช่องสัญญาณ — เอาต์พุตกึ่งกลางหรือซ้าย — ลอจิกเลือกนาฬิกาที่ตั้งโปรแกรมได้ด้วยความถี่ที่หลากหลาย • Serial Peripheral Interface Module (SPI) — กําหนดค่าได้สําหรับขนาดข้อมูล 8 หรือ 16 บิต — ฟูลดูเพล็กซ์หรือแบบสองทิศทางแบบสายเดียว — การส่งและรับแบบบัฟเฟอร์คู่ — โหมดมาสเตอร์หรือสเลฟ — MSB-first หรือการเปลี่ยน LSB ก่อน — เฟสนาฬิกาอนุกรมและตัวเลือกขั้ว • อินเทอร์เฟซการสื่อสารแบบอนุกรม (SCI) สองตัว — การทํางานแบบฟูลดูเพล็กซ์หรือสายเดี่ยว — รูปแบบเครื่องหมายมาตรฐาน/ช่องว่างที่ไม่กลับสู่ศูนย์ (NRZ) — รูปแบบ IrDA 1.4 return-to-zero-inverted (RZI) ที่เลือกได้พร้อมความกว้างพัลส์ที่ตั้งโปรแกรมได้ — การเลือกอัตราบอด 13 บิต — ความยาวอักขระที่ตั้งโปรแกรมได้ — ขั้วที่ตั้งโปรแกรมได้สําหรับเครื่องส่งและเครื่องรับ — รับการปลุกบนขอบที่ใช้งานอยู่ — ตรวจจับการแตกหักและตรวจจับการชนกันที่สนับสนุน LIN • ตัวควบคุมแรงดันไฟฟ้าบนชิป — ตัวควบคุมแรงดันไฟฟ้าเชิงเส้นแบบขนานสองตัวพร้อมการอ้างอิงช่องว่างแถบความถี่ — การตรวจจับแรงดันไฟฟ้าต่ํา (LVD) พร้อมการขัดจังหวะแรงดันไฟฟ้าต่ํา (LVI) — วงจรรีเซ็ตการเปิดเครื่อง (POR) — รีเซ็ตแรงดันไฟฟ้าต่ํา (LVR) • ตัวจับเวลาปลุกพลังงานต่ํา (API) — ออสซิลเลเตอร์ภายในที่ขับเคลื่อนตัวนับลง — ปรับระดับได้ถึงความแม่นยํา +/-5% — ระยะเวลาหมดเวลาตั้งแต่ 0.2ms ถึง ~13s ด้วยความละเอียด 0.2ms • อินพุต/เอาต์พุต — พินอินพุต/เอาต์พุต (I/O) เอนกประสงค์สูงสุด 91 พินขึ้นอยู่กับตัวเลือกแพ็คเกจและ 2 อินพุตเท่านั้น พิน — ฮิสเทรีซิสและอุปกรณ์ดึงขึ้น/ดึงลงที่กําหนดค่าได้บนพินอินพุตทั้งหมด — ความแรงของไดรฟ์ที่กําหนดค่าได้บนพินเอาต์พุตทั้งหมด • ตัวเลือกแพ็คเกจ — 112 พิน low-profile quad flat-pack (LQFP) — 80 พิน quad flat-pack (QFP)
— 64 พิน low-profile quad flat-pack (LQFP) • สภาพการใช้งาน — ช่วงแรงดันไฟฟ้าแบบเดี่ยวกว้าง 3.135 V ถึง 5.5 V ที่ประสิทธิภาพเต็มที่ – แหล่งจ่ายไฟแยกต่างหากสําหรับตัวควบคุมแรงดันไฟฟ้าภายใน และ I/O ช่วยให้สามารถกรอง EMC ได้อย่างเหมาะสม — ความถี่บัส CPU สูงสุด 40MHz — ช่วงอุณหภูมิแวดล้อม –40°C ถึง 125°C — ตัวเลือกอุณหภูมิ: – –40°C ถึง 85°C – –40°C ถึง 105°C – –40°C ถึง 125°C
• CPU12X 16 บิต — เข้ากันได้กับชุดคําสั่ง S12 ยกเว้นคําสั่งคลุมเครือห้าคําสั่ง (MEM, WAV, WAVR, REV, REVW) ซึ่งถูกลบออก — การกําหนดที่อยู่ที่จัดทําดัชนีขั้นสูง — การเข้าถึงส่วนข้อมูลขนาดใหญ่ที่เป็นอิสระจาก PPAGE
• INT (โมดูลขัดจังหวะ) — การขัดจังหวะที่ซ้อนกันเจ็ดระดับ — การกําหนดแหล่งที่มาของการขัดจังหวะที่ยืดหยุ่นในแต่ละระดับการขัดจังหวะ — การขัดจังหวะลําดับความสําคัญสูงภายนอกที่ไม่สามารถปิดบังได้ (XIRQ) — อินพุตต่อไปนี้สามารถทําหน้าที่เป็นการขัดจังหวะการปลุก – IRQ และ XIRQ ที่ไม่สามารถกําบังได้ – สามารถรับพิน – SCI รับพิน – ขึ้นอยู่กับตัวเลือกแพ็คเกจ สูงสุด 20 พินบนพอร์ต J, H และ P กําหนดค่าได้เป็นไวต่อขอบขึ้นหรือลง • MMC (การควบคุมการแมปโมดูล) • DBG (โมดูลดีบัก) — การตรวจสอบบัส CPU ด้วยคําขอเบรกพอยต์ประเภทแท็กหรือประเภทบังคับ — บัฟเฟอร์การติดตามแบบวงกลม 64 x 64 บิตจับการเปลี่ยนแปลงของโฟลว์หรือการเข้าถึงหน่วยความจํา ข้อมูล • BDM (โหมดดีบักพื้นหลัง) • OSC_LCP (ออสซิลเลเตอร์) — การควบคุมลูปพลังงานต่ํา ออสซิลเลเตอร์ Pierce ใช้คริสตัล 4MHz ถึง 16MHz — ภูมิคุ้มกันเสียงรบกวนที่ดี — ตัวเลือก Pierce แบบสวิงเต็มรูปแบบโดยใช้คริสตัล 2MHz ถึง 40MHz — ขนาดทรานส์คอนดักแตนซ์สําหรับระยะขอบเริ่มต้นที่เหมาะสมที่สุดสําหรับคริสตัลทั่วไป • IPLL (การสร้างนาฬิกาลูปล็อคเฟสที่กรองภายในและมอดูเลตความถี่) — ไม่จําเป็นต้องใช้ส่วนประกอบภายนอก — ตัวเลือกที่กําหนดค่าได้เพื่อกระจายสเปกตรัมเพื่อลดรังสี EMC (ความถี่ การมอดูเลต) • CRG (นาฬิกาและการสร้างรีเซ็ต) — สุนัขเฝ้าระวัง COP — การขัดจังหวะแบบเรียลไทม์ — จอภาพนาฬิกา — ปลุกอย่างรวดเร็วจาก STOP ในโหมดนาฬิกาตัวเอง • ตัวเลือกหน่วยความจํา — แฟลช 64, 128 และ 256 Kbyte Flash คุณสมบัติทั่วไป – 64 บิตข้อมูลบวก 8 ซินโดรม ECC (รหัสแก้ไขข้อผิดพลาด) บิตช่วยให้สามารถแก้ไขความล้มเหลวของบิตเดียวและการตรวจจับข้อผิดพลาดสองครั้ง – ลบขนาดเซกเตอร์ 1024 ไบต์ – โปรแกรมอัตโนมัติและอัลกอริธึมลบ – รูปแบบการป้องกันเพื่อป้องกันโปรแกรมโดยไม่ได้ตั้งใจหรือลบ – ตัวเลือกความปลอดภัยเพื่อ ป้องกันการเข้าถึงโดยไม่ได้รับอนุญาต – การตั้งค่าระดับระยะขอบ Sense-amp สําหรับการอ่าน — พื้นที่แฟลชข้อมูล 4 และ 8 กิโลไบต์
– 16 บิตข้อมูลบวก 6 ซินโดรม ECC (รหัสแก้ไขข้อผิดพลาด) บิตช่วยให้สามารถแก้ไขความล้มเหลวของบิตเดียวและการตรวจจับข้อผิดพลาดสองครั้ง – ลบขนาดเซกเตอร์ 256 ไบต์ – โปรแกรมอัตโนมัติและอัลกอริธึมการลบ — RAM 4, 8 และ 12 Kbyte • ตัวแปลงอนาล็อกเป็นดิจิตอล 16 ช่องสัญญาณ 12 บิต — ความละเอียด 8/10/12 บิต — 3μs, เวลาแปลงครั้งเดียว 10 บิต — ข้อมูลผลลัพธ์ที่ปรับให้ถูกต้องซ้ายหรือขวา — ความสามารถในการทริกเกอร์การแปลงภายนอกและภายใน — ออสซิลเลเตอร์ภายในสําหรับการแปลงในโหมดหยุด — ปลุกจากพลังงานต่ํา โหมดในการเปรียบเทียบแบบอะนาล็อก>หรือ <= match — Continuous conversion mode — Multiplexer for 16 analog input channels — Multiple channel scans — Pins can also be used as digital I/O • MSCAN (1 M bit per second, CAN 2.0 A, B software compatible module) — 1 Mbit per second, CAN 2.0 A, B software compatible module – Standard and extended data frames – 0 - 8 bytes data length – Programmable bit rate up to 1 Mbps — Five receive buffers with FIFO storage scheme — Three transmit buffers with internal prioritization — Flexible identifier acceptance filter programmable as: – 2 x 32-bit – 4 x 16-bit – 8 x 8-bit — Wake-up with integrated low pass filter option — Loop back for self test — Listen-only mode to monitor CAN bus — Bus-off recovery by software intervention or automatically — 16-bit time stamp of transmitted/received messages • TIM (standard timer module) — 8 x 16-bit channels for input capture or output compare — 16-bit free-running counter with 8-bit precision prescaler — 1 x 16-bit pulse accumulator • PIT (periodic interrupt timer) — Up to four timers with independent time-out periods — Time-out periods selectable between 1 and 224 bus clock cycles
— การขัดจังหวะหมดเวลาและทริกเกอร์อุปกรณ์ต่อพ่วง — สามารถจัดตําแหน่งการเริ่มต้นของตัวจับเวลาได้ • โมดูเลเตอร์ความกว้างพัลส์สูงสุด 8 ช่อง x 8 บิต หรือ 4 ช่อง x 16 บิต — ระยะเวลาที่ตั้งโปรแกรมได้และรอบการทํางานต่อช่องสัญญาณ — เอาต์พุตกึ่งกลางหรือซ้าย — ลอจิกเลือกนาฬิกาที่ตั้งโปรแกรมได้ด้วยความถี่ที่หลากหลาย • Serial Peripheral Interface Module (SPI) — กําหนดค่าได้สําหรับขนาดข้อมูล 8 หรือ 16 บิต — ฟูลดูเพล็กซ์หรือแบบสองทิศทางแบบสายเดียว — การส่งและรับแบบบัฟเฟอร์คู่ — โหมดมาสเตอร์หรือสเลฟ — MSB-first หรือการเปลี่ยน LSB ก่อน — เฟสนาฬิกาอนุกรมและตัวเลือกขั้ว • อินเทอร์เฟซการสื่อสารแบบอนุกรม (SCI) สองตัว — การทํางานแบบฟูลดูเพล็กซ์หรือสายเดี่ยว — รูปแบบเครื่องหมายมาตรฐาน/ช่องว่างที่ไม่กลับสู่ศูนย์ (NRZ) — รูปแบบ IrDA 1.4 return-to-zero-inverted (RZI) ที่เลือกได้พร้อมความกว้างพัลส์ที่ตั้งโปรแกรมได้ — การเลือกอัตราบอด 13 บิต — ความยาวอักขระที่ตั้งโปรแกรมได้ — ขั้วที่ตั้งโปรแกรมได้สําหรับเครื่องส่งและเครื่องรับ — รับการปลุกบนขอบที่ใช้งานอยู่ — ตรวจจับการแตกหักและตรวจจับการชนกันที่สนับสนุน LIN • ตัวควบคุมแรงดันไฟฟ้าบนชิป — ตัวควบคุมแรงดันไฟฟ้าเชิงเส้นแบบขนานสองตัวพร้อมการอ้างอิงช่องว่างแถบความถี่ — การตรวจจับแรงดันไฟฟ้าต่ํา (LVD) พร้อมการขัดจังหวะแรงดันไฟฟ้าต่ํา (LVI) — วงจรรีเซ็ตการเปิดเครื่อง (POR) — รีเซ็ตแรงดันไฟฟ้าต่ํา (LVR) • ตัวจับเวลาปลุกพลังงานต่ํา (API) — ออสซิลเลเตอร์ภายในที่ขับเคลื่อนตัวนับลง — ปรับระดับได้ถึงความแม่นยํา +/-5% — ระยะเวลาหมดเวลาตั้งแต่ 0.2ms ถึง ~13s ด้วยความละเอียด 0.2ms • อินพุต/เอาต์พุต — พินอินพุต/เอาต์พุต (I/O) เอนกประสงค์สูงสุด 91 พินขึ้นอยู่กับตัวเลือกแพ็คเกจและ 2 อินพุตเท่านั้น พิน — ฮิสเทรีซิสและอุปกรณ์ดึงขึ้น/ดึงลงที่กําหนดค่าได้บนพินอินพุตทั้งหมด — ความแรงของไดรฟ์ที่กําหนดค่าได้บนพินเอาต์พุตทั้งหมด • ตัวเลือกแพ็คเกจ — 112 พิน low-profile quad flat-pack (LQFP) — 80 พิน quad flat-pack (QFP)
— 64 พิน low-profile quad flat-pack (LQFP) • สภาพการใช้งาน — ช่วงแรงดันไฟฟ้าแบบเดี่ยวกว้าง 3.135 V ถึง 5.5 V ที่ประสิทธิภาพเต็มที่ – แหล่งจ่ายไฟแยกต่างหากสําหรับตัวควบคุมแรงดันไฟฟ้าภายใน และ I/O ช่วยให้สามารถกรอง EMC ได้อย่างเหมาะสม — ความถี่บัส CPU สูงสุด 40MHz — ช่วงอุณหภูมิแวดล้อม –40°C ถึง 125°C — ตัวเลือกอุณหภูมิ: – –40°C ถึง 85°C – –40°C ถึง 105°C – –40°C ถึง 125°C
โปรดตรวจสอบให้แน่ใจว่าข้อมูลติดต่อของคุณถูกต้อง ของคุณ ข้อความจะ ส่งตรงไปยังผู้รับและจะไม่ แสดงต่อสาธารณะ เราจะไม่แจกจ่ายหรือขายของคุณ ส่วนตัว ข้อมูลให้กับบุคคลที่สามโดยไม่มี การอนุญาตโดยชัดแจ้งของคุณ
